

# 第4章

# 専用ツールによる 本格的シミュレーションを 体験する

ModelSim活用チュートリアル

# 宮島 健



ここでは、米国 Mentor Graphics 社のシミュレータ「Model Sim」を活用する方法を解説する。FPGA 開発では広く用いられているツールである。やや複雑な機能を持つモジュールを例に、RTL シミュレーションを体験する。本誌付属 DVD-ROMには、無償で利用できる Model Sim-Altera Web Edition を収録している。 (編集部)

本稿では、米国Mentor Graphics社の「ModelSim」というシミュレータを使って、どの開発フローにおいても共通の工程であるRTLシミュレーションを体験することにします.

# 1. シミュレーションを理解する

ASIC や FPGA の一般的な開発フローを図1に示します.

### ● LSI 開発ではシミュレーションが不可欠

シミュレーションは,その対象がチップ・レベルかブロック・レベルかに関わらず,重要かつ必須の工程です.RTL(resister transfer level)設計をした後にRTLシミュレーションを実施します.論理合成後にはゲート・レベル・シミュレーション,配置配線後には配置配線による遅延を考慮したタイミング・シミュレーションを実施するという流れになります.

対象デバイスが ASIC か FPGA かによって異なる点もあります. FPGA の場合,手元で配置配線が行えるため,配置配線後の実遅延情報に基づくタイミング・シミュレーションが可能です.しかし ASIC の場合は,ASIC ベンダ

から提供されている配線容量や階層レベルに基づいた遅延 見積もりのプログラムを実行し、配置配線前の仮遅延情報 を使ってタイミング・シミュレーションを行うことになり ます.

また最近では、論理合成後に静的なアプローチ、すなわち等価性検証(formal verification)や静的タイミング解析(STA: static timing analyze)を実施する傾向にあります.

#### ● RTL シミュレーションと検証

RTLシミュレーションは,設計したRTLコードがどのような振る舞いをするかを知る工程です.設計したRTLコードに対して,それを活性化させるためのパターン(スティミュラスと呼ぶ)を与えることにより行います.

このしくみからわかるように,シミュレータはRTLコー



図1 ASIC/FPGA **の一般的な開発 フロー** 

RTL( resister transfer level )設計後にRTLシミュレーション , 論理合成後にゲート・レベル・シミュレーション , 配置配線後に , 配置配線による遅延を考慮したタイミング・シミュレーションを実施する .

Model Sim , RTL シミュレーション , ゲート・レベル・シミュレーション , タイミング・シミュレーション , 等価性検証 , 静的タイミング検証 , スティミュラス , アサーション , SRAM 制御回路 , テストベンチ

KeyWord

ドの振る舞いが正しいか正しくないかの判定はしません. 振る舞いの正当性を確認する工程は,検証(verification)と呼ばれています.

シミュレーションによる検証では,結果である波形を設計者が目視確認したり,期待される振る舞い(期待値)やリファレンスとなるモデルとの自動比較を行うことで正当性を判断します.最近ではアサーションを埋め込むという方法も用いられるようになってきています.

# 2. ModelSim によるシミュレーション を体験する

本稿では、基本的なシミュレーションの方法を、Verilog HDL言語を用いて説明します。テストベンチにスティミュラス記述とデザイン記述を配置し、シミュレーション結果を波形などで確認するという流れになります。シミュレータは ModelSim Altera Web Edition 6.1g(米国 Alteara 社のOEM バージョン)を使用します。

#### ● SRAM 制御回路を検証する

今回用いるサンプル・コードはそれ自体が完全なデザインではなく、デザインの一部として用いられる可能性のある SRAM と、SRAMへのデータ書き込みや SRAM からのデータ読み出しのシーケンスを制御するステート・マシンによって構成しています。このサンプル・コードは ModelSim のインストール・ディレクトリに含まれるチュートリアルの題材に、若干の編集を加えたものです。




図2 SRAM 制御回路とテストベンチの構成

回路は,SRAM と,SRAM へのデータ書き込みや SRAM からのデータ読み 出しのシーケンスを制御するステート・マシンによって構成する.テストベ ンチでは,SRAM 制御回路に対するスティミュラスを定義する. テストベンチを含む全体の構成イメージを**図**2に示します. テストベンチには,SRAMとステート・マシンを配置 し,それに対するスティミュラスを定義します.テストベ ンチから検証対象のRTLコードへの制御は,clk信号とrst 信号以外に,intoという32ビット幅のデータを用います. また,テストベンチからの観測はoutofという32ビット幅 のデータを用います.

SRAMへの書き込みは、1ワード単位の書き込みと4ワード単位のブロック書き込みがあります。また、SRAMからの読み出しは1ワード単位の読み出しのみです。

32 ビット幅を持つ into に対しては,

- SRAM の読み書き制御を行うオペレーション・コード (上位4 ビットのみ)
- メモリのアドレス(下位10ビット)
- データそのもの(32 ビット)

のいずれかが与えられます.

具体的な動作を説明します.オペレーション・コード2は,ワード単位の書き込みの指示になります.まず,intoの上位4ビットを0010に設定します.次のサイクルで書き込むべきアドレスを指定します.さらに,次のサイクルで書き込むデータを指定します.

オペレーション・コード3はブロック書き込みです.まず,intoの上位4ビットを0011に設定します.次のサイクルでブロック書き込みの開始アドレスを指定します.さらに,次のサイクルから4サイクルに渡り,書き込むべき四つのデータを指定します.ブロック書き込みの際は,開始アドレスとinca(increment-address)信号(ステート・マシンの内部信号)によってアドレスが自動的に1番地ずつ進むことになります.

テストベンチによる観測信号は,outofという32ビット・バスだけになります.outof信号に変化が発生するたびに,発生したシミュレーション時間とその時のoutofの値を表示します.

### ● SRAM モジュール

SRAM モジュールのソース・コードを**リスト**1に示します. このモジュールは,32ビット×1024ワードが格納可能なSRAMです.datが32ビット・データの入出力ポート,addrが10ビットのアドレスです.rd\_がアクティブ"L"のリード指定信号,wr\_はアクティブ"L"のライト指定信号です.

# 無償ツールでLSIの設計と検証を体験

### リスト1 SRAM モジュールのソース・コード(beh\_sram.v)

```
/* Simple Behavioral SRAM Model */
                                                                        $setup(addr, negedge clk, ts);
                                                                       $hold(negedge clk, rd_, thr);
`timescale 1ns/100ps
module beh_sram(clk, dat, addr, rd_, wr_);
                                                                       $hold(negedge clk, wr_, th);
                                                                       $hold(negedge clk, addr, th);
inout [31:0] dat;
                                                                     endspecify
input [9:0] addr;
input clk, rd_, wr_;
                                                                     \verb"always" @ (negedge clk)"
                                                                       if (rd_ || wr_) begin
  if (!rd )
parameter M DIV = 9:
                                                                           dat_r <= #M_DLY mem[addr];</pre>
reg [31:0] mem [0:1023]: // memory array
                                                                         if (!wr )
reg [31:0] dat_r;
tri [31:0] dat = rd ? 32'bZ : dat r ;
                                                                           mem[addr] <= #M DLY dat:
                                                                       else begin
initial begin
                                                                         if ((rd_ | | wr_) == 0) begin
  dat r = 0;
                                                                           $display($stime,, "Error: Simultaneous Reads &
                                                                                                         Writes not supported.");
specify
                                                                       end
  specparam ts = 9, th = 5, thr = 10;
  $setup(rd_, negedge clk, ts);
                                                                     endmodule
  $setup(wr_, negedge clk, ts);
```

#### リスト2 SM\_SEQ モジュールのソース・コード(sm\_seq.v)

```
`timescale 1ns/100ps
                                                                     addr <= 0:
module sm seq ( into, outof, rst, clk, mem, addr, rd ,
                                                                      w data <= 0;
                                                                      wr_ <= 1'b1;
                                                                     r_data <= 0;
input [31:0] into;
                                                                    else begin
output [31:0] outof;
                                                                     in_reg <= into; // get the input</pre>
input rst, clk;
inout [31:0] mem;
                                                                     outof <= r_data; // send the output
output [9:0] addr;
output rd , wr ;
                                                                     if (!a_wen_)
                                                                       addr <= in_reg[9:0];
reg [31:0] in_reg, outof, w_data, r_data;
                                                                      else if (inca)
reg [9:0] addr;
                                                                       addr <= addr + 1:
reg wr ;
                                                                     if (!wd_wen_)
reg [7:0] ctrl;
                                                                       w data <= in reg;
tri [31:0] mem = wr ? 32'bZ : w data;
                                                                     wr <= wd wen ;
// instantiate the state machine module
sm sm_0( clk, rst, in_reg[31:28], a_wen_, wd_wen_,
                                                                     if (!rd wen )
                               rd_wen_, ctrl_wen_, inca);
                                                                       r data <= mem:
                                                                     if (!ctrl_wen_)
wire rd = rd wen ;
always @ (posedge clk)
                                                                       ctrl <= in_reg[7:0];
 if (rst) begin
    in_reg <= 0; // get the input
   outof <= 0; // send the output
                                                                  endmodule
```

入出力ポートのdatに対しては、rd\_が 1 'のとき、つまりリード状態でない場合に全ビットがハイ・インピーダンスとします.rd\_が0のとき、つまりリード状態の場合に、指定されたアドレスのメモリ内容mem[ addr ]が、dat\_rを通して読み出されます.always ブロックを見ると分かるように、リード時にはmem[ addr ]の内容がdat\_rにアサインされ、ライト時にはdatの内容がmem[ addr ]に書き込まれます.もし、リードとライトが同時に指定された場合には、同時指定は許されないというエラー・メッセージを表示します.

このSRAMモジュールには、specifyブロックがあります.これは、リード、ライト、アドレスに対するセットアップ時間とホールド時間のチェックを行うタイミング情報です.\$setupでは、ts時間以前に値が確定することをチェックします.tsはspecparamで9に設定しているので、ここではクロックの立ち下りに対して9ns以前に値が確定することをチェックすることになります.\$holdは、クロックの立ち下りからth(=5ns)またはthr(=10ns)時間だけ値が変化しないことをチェックしています.

通常,RTL設計ではタイミング情報を記述する必要はあ

# リスト3 SM モジュールのソース・コード(sm.v)

```
`timescale 1ns/100ps
                                                                          case (opcode)
module sm( clk, rst, opcode, a_wen_, wd_wen_, rd_wen_,
                                                                            0: // nop
                                                                                n_state = IDLE;
                                         ctrl_wen_, inca );
                                                                            1: // ctrl
                                                                                n_state = CTRL;
input clk, rst;
input [3:0] opcode;
                                                                            2: // wt wd
                                                                                n_state = WT_WD_1;
output a_wen_, wd_wen_, rd_wen_, ctrl_wen_, inca;
                                                                            3: // wt blk
                     // state encodings
parameter [10:0]
                                                                                n state = WT BLK 1:
           = 11'b00000000001.
  IDLE
                                                                            4: // rd wd
            = 11'b00000000010.
                                                                                n state = RD WD 1:
  CTRL
  WT WD 1
           = 11'b00000000100.
                                                                            default: begin
  WT_WD 2
           = 11'b0000001000,
                                                                                n state = IDLE:
  WT BLK 1 = 11'b0000010000,
                                                                                $display ($time,,"illegal op received");
  WT_BLK_2 = 11'b00000100000,
                                                                                end
  WT BI_{K} 3 = 11'b00001000000
                                                                              endcase
                                                                                   // CTRL
  WT_BLK_4
           = 11'b00010000000.
                                                                        CTRI:
  WT BLK 5 = 11'b00100000000,
                                                                            n_state = IDLE;
  RD WD 1
           = 11'b01000000000,
                                                                        WT WD 1:
                                                                                        // WT WD 1
           = 11'b1000000000;
                                                                            n_state = WT_WD_2;
  RD WD 2
                                                                        WT WD 2:
                                                                                        // WT WD 2
reg [10:0] state, n_state;
                                                                            n state = IDLE;
                                                                        WT_BLK_1:
                                                                                        // WT BLK 1
// state machine output logic
                                                                            n_state = WT_BLK_2;
wire a_wen_ = !( state[2] || state[4] || state[9]);
wire wd_wen_ = !( state[3] || state[5] || state[6] |
                                                                        WT_BLK_2:
                                                                                        // WT BLK 2
                                                                            n_state = WT_BLK_3;
                                     state[7] || state[8]);
                                                                        WT BLK 3:
                                                                                         7/ WT BLK 3
wire rd_wen_
              = !( state[10]);
                                                                           n state = WT BLK 4;
              = ( state[6] || state[7] || state[8]);
wire inca
                                                                        WT BLK 4:
                                                                                        // WT BLK 4
wire ctrl_wen_ = !( state[1]);
                                                                           n state = WT BLK 5;
                                                                        WT BLK 5:
                                                                                         // WT BLK 5
// sequential logic
                                                                            n state = IDLE;
always @ (posedge clk or posedge rst)
                                                                        RD_WD_1:
                                                                                        // RD_WD_1
 if (rst)
                                                                            n state = RD WD 2;
    state <= IDLE;</pre>
                                                                        RD_WD_2:
                                                                                         // RD WD 2
                                                                            n state = IDLE;
    state <= n state;
                                                                        default:
                                                                            n state = IDLE;
                                                                        endcase
// next state logic
always @ (state or opcode)
  case (state)
                                                                    endmodul e
    TDLE:
                 // IDLE
```

りません・ただし,このようなRAMのモデルや ASIC/FPGA ベンダより提供される動作モデルやゲート・レベル・シミュレーション用のライブラリなどには,このような記述が含まれる場合があります.一度ファイルの内容を確認してみるとよいでしょう.

### ● SM\_SEQ モジュールと SM モジュール

SM\_SEQ モジュールのソース・コードを**リスト**2 に示します.このモジュールは,ステート・マシンの下位モジュール SM を持つ階層構造になっています.SM モジュールのソース・コードを**リスト**3 に示します.

入出力ポート mem によって, SRAM モジュールとのデータのやり取りを行います. SRAM の dat と同様に, wr\_が '1 'ならば全ビットをハイ・インピーダンスとし, wr\_が '0 'つまりライト状態の場合にはデータを書き込みます.

#### 1)ステート・マシン

SM モジュールは, 11 種類の状態を持つステート・マシ

ンです. 図3にステート・ダイヤグラムを示します.

IDLE, CTRL, ワード単位の書き込みのWT\_WD\_1とWT\_WD\_2, ブロック単位の書き込みのWT\_BLK\_1~WT\_BLK\_5, ワード単位の読み出しのRD\_WD\_1とRD\_WD\_2から構成されます. ステートのエンコーディングには1ホットを用いています.

1ワード単位の書き込みでは,書き込むべきアドレスが 指定されるサイクルがステートWT\_WD\_1,書き込むデー タが指定されるサイクルがステートWT\_WD\_2となりま す.これらは一連のシーケンスを形成しなくてはならない ため,ステート・マシンでは必ず次のステートとして WT WD 2を指定するように動かなくてはなりません.

ブロック単位の書き込みでは、書き込むべきブロックの 開始アドレスを指定するサイクルがステートWT\_BLK\_1、 書き込むべきデータが指定されるサイクルがステート WT\_BLK\_2、WT\_BLK\_3、WT\_BLK\_4、WT\_BLK\_5 となります.WT\_BLK\_3からWT\_BLK\_5までの3サイク

# 無償ツールでLSIの設計と検証を体験




図3 SM モジュールのステート・ダイヤグラム

ModelSim/Questaのステート・マシン・カバレッジ機能を使用して表示したもの. OEM バージョン( AE/XE )にはカバレッジ機能はない.

ルの間はinca 信号が1になることで,書き込むべきアドレスが自動的にインクリメントされるしくみです.

### 2) ステートによって決定される論理

a\_wen\_信号は,ステートWT\_WD\_1,WT\_BLK\_1,RD\_WD\_1など,各モードの1サイクル目のアクションを起こす際にアドレスの書き込みを許可する信号を構成します.この信号が"L"の場合には,SM\_SEQモジュールにおいてin\_reg[9:0]の10ビットをアドレスとして書き込みます.

wd\_wen\_信号は,信号WT\_WD\_2やWT\_BLK\_2~WT\_BLK\_5のように2サイクル目以降の書き込みを許可する信号です."L"の場合にはSM\_SEQモジュールにおいてin\_regの内容を書き込み用のw\_dataに割り当てることになります.

rd\_wen\_信号は,読み出しの許可信号です.メモリの内容をr dataに割り当てます.

inca信号はブロック書き込みにおける3サイクル目から5

サイクル目のアドレスの自動インクリメント用の信号です.

### 3) 次のステート(n\_state)を決定するための論理

次のステートは,現在のステートとopecodeによって決定されます.

現在のステートがIDLEの場合は,opecodeを参照し, それによってワード単位の書き込みや読み出し,ブロック 単位の書き込みなどの制御モードに入ります.

現在のステートが $WT_WD_1$ ステートの場合は,次のステートは必ず $WT_WD_2$ でなくてはなりません.その次のステートはIDLE に戻らなくてはなりません.

ブロック書き込みでは,WT\_BLK\_1からWT\_BLK\_5 へと順次ステートが進み,IDLEへと遷移しなくてはなり ません.

ワード単位の読み出しの場合には,RD\_WD\_1 RD WD 2 IDLE と遷移する必要があります.

#### ● テストベンチの書き方

ステート・マシンのオペレーション・コードを検証する ためのテストベンチを**リスト**4 に示します.

#### 1) timescale

テストベンチの初めには,必ず `timescale のシミュ レーション指示子でシミュレーションにおける基本単位と 精度を記述します.リスト4では,シミュレーション単位 を1ns,シミュレーション精度を100psとしています.シ ミュレーションにおける精度は、シミュレータの設定でも

指定できます、しかし、テストベンチにも記述しておくこ とをおすすめします. `timescale は合成対象となるRTL には必要ありませんが(論理合成時には#<数字>で指定さ れる時間や \$display などのシステム・タスクは無視され る), コンパイル順などの影響を受けてしまうため, RTL にも記述するほうが望ましいでしょう.

ModelSim ではコンパイルされたソースをシミュレーショ ンで読み込む(エラボレーション)時に `timescale の記 述がないモジュールは、以下のようなワーニングが出力さ

#### リスト4 テストベンチのソース・コード(test\_sm.v)

```
`timescale 1ns/100ps
                                                                    @ (posedge clk)
module test sm;
                                                                    #5 into = 0; // nop
                                                                  end
reg [31:0] into, outof;
                                                                  endtask
reg rst, clk;
wire [31:0] out_wire, dat;
                                                                  /* illegal op */
wire [9:0] addr;
                                                                  task ill_op;
                                                                    #5 into = {4'b0101,28'h0}; // op word
                                                                  endtask
/* nop */
task nop;
 #5 into = {4'b0000,28'h0}; // op_word
endtask
                                                                  initial
                                                                    into = 0: // set to nop to start off
/* the ctrl op */
                                                                  /* the clock */
task ctrl:
 input [7:0] data:
                                                                  initial
                                                                  begin
begin
 #5 into = {4'b0001,28'b0}; // ctrl word
                                                                    clk = 0;
  @ (posedge clk)
                                                                    rst = 1;
  #5 into = data;
                                                                    forever
end
                                                                      #10 clk = !clk;
endtask
                                                                  end
/* the wt_wd op */
                                                                  always @(posedge clk)
                                                                    outof = #5 out_wire; // put output in register
task wt_wd;
 input [31:0] addr,data;
begin
                                                                  always @ (outof) // any change of outof
 #5 into = {4'b0010,28'h0}; // op_word
                                                                    $display ($time,,"outof = %h",outof);
  @ (posedge clk)
  #5 into = addr:
                                                                  /* tests */
  @ (posedge clk)
                                                                  initial
 #5 into = data;
                                                                  begin
end
                                                                    rst = 0:
endtask
                                                                    #5 \text{ rst.} = 1:
                                                                    #20 \text{ rst} = 0:
                                                                    repeat(3) @ (posedge clk); // wait for 3 clocks
/* the wt_blk op */
task wt blk;
                                                                    repeat (40) begin
 input [31:0] addr,data;
                                                                      @ (posedge clk) wt_wd('h10,'haa);
begin
                                                                      @ (posedge clk) wt wd('h20,'hbb);
                                                                      @ (posedge clk) wt_blk('h30,'hcc);
  #5 into = {4'b0011,28'h0}; // op_word
  @ (posedge clk)
                                                                      @ (posedge clk) rd_wd('h10);
  #5 into = addr; // send address
                                                                      @ (posedge clk) rd_wd('h20);
  repeat (4)
                                                                      @ (posedge clk) rd wd('h30);
                                                                      @ (posedge clk) rd wd('h31);
      @ (posedge clk)
                                                                      @ (posedge clk) rd_wd('h32);
      #5 into = data; // send data
                                                                      @ (posedge clk) rd_wd('h33);
      data = data +1; // change the data word
                                                                      @ (posedge clk) ill_op;
    end
                                                                      @ (posedge clk) nop;
end
                                                                    end
endtask
                                                                    #100 $stop:
                                                                  end
/* the rd wd op */
task rd wd;
                                                                  sm seg sm seg0( into, out wire, rst, clk, dat, addr,
  input [31:0] addr;
                                                                                                                   rd , wr );
begin
  #5 into = {4'b0100,28'h0}; // op_word
                                                                  beh_sram sram_0(clk, dat, addr, rd_, wr_);
  @ (posedge clk)
  #5 into = addr:
```

# (サギ) 無償ツールでLSIの設計と検証を体験



れます.

# \*\* Warning: ( vsim-3009 ) [ TSCALE ] - Module 'sm' does not have a `timescale directive in effect , but previous modules do .

ASICやFPGAのライブラリや提供されるIP(intellectual property)コアを使用する場合には,シミュレーション精度はそのライブラリに合わせるほうが望ましいでしょう. 例えば, Altera社から提供されるライブラリのシミュレーション精度は1psとなっています(`timescale 1 ps/1 ps). シミュレーション精度が違うと,ライブラリの動作が想定されていない動作になる場合があるので,注意が必要です.

#### 2) task

テストベンチから検証対象のRTLコードに対しては、CLK、RST以外にはinto信号しか制御できません.そこで、この上位4ビットに対してオペレーション・コードを指定する処理をtaskを用いて実現しています.

taskにはfunction内では記述できない,#<数字>による時間指定や@によるイベント・トリガを含めることができます。テストベンチ内で,ある決まった処理を記述するには便利です。リスト4のテストベンチでは,NOP処理や制御,ワード単位の書き込み,プロック単位の書き込み,

ワード単位の読み出し,不正処理を作成しています. 3)initial

initial は,リセットからのシーケンスの記述です.はじめにリセットを入力した後,各taskを呼び出して入力スティミュラスを与えています.スティミュラスはワード・データの書き込みが2回,プロック書き込みが1回,ワード・データの読み込みが6回,不正なオペレーション・コード,NOPの順に与えられ,それらを40回繰り返します.

#### ● シミュレーションの実行

シミュレーションのような繰り返しの処理が多い作業の場合,シミュレーションにおける一連の手順をスクリプトとして記述しておくほうが便利です.

## 1)スクリプトを使って実行する

ModelSim のシミュレーション・スクリプトを**リスト**5 に示します. Windows ではこれを run.bat のようなファイル名(拡張子.bat)で保存しておくと,このファイルを

#### リスト5 シミュレーションのスクリプト(run.bat)

vlib work
vlog test\_sm.v sm\_seq.v sm.v beh\_sram.v
vsim work.test\_sm -do "add wave /\*;run -all"




図4 シミュレーション結果

信号の値がバイナリ表示されている.「Simurate」「Runtime Options」を選択し,Defaults にあるDefault Radix を「Hexdecimal」などに変更すると表示形式を変更できる.

Windowsのエクスプローラなどからダブル・クリックするだけで実行可能になります(バッチ・ファイルで動作をさせるには、<Install Directory>¥ModeltechAEweb6.1d¥modelsim\_ae¥win32aloemへのパスを通しておく必要がある). コンパイル(vlib, vlog)とシミュレーション用(vsim)のスクリプトは分けたほうが管理しやすい場合もあります.

シミュレーションを実行すると**図**4の波形が表示されます. デフォルトの設定では,信号の値がバイナリ表示されて います.そこで,「Simurate」「Runtime Options」を選 択し,Defaults にある Default Radix を「Hexdecimal」な

#### リスト6 内部信号をシミュレーションするスクリプト(run\_log.bat)

vlib work
vlog test\_sm.v sm\_seq.v sm.v beh\_sram.v
vsim work.test\_sm -do "log -r /\*;run -all"


どに変更すると,表示形式を変更できます.

#### 2)内部信号を観測する

ステート・マシンのstate レジスタを観測してみます.しかし,**リスト**5のスクリプトのままではstate の波形は表示できません.なぜなら,シミュレーション・コマンドのaddwaveでは,最上位階層のすべての信号(/\*)がwaveウィンドウに登録されるのですが,下位階層の信号は波形ログの対象とならないからです.

内部信号を観測するには、シミュレーションを開始する前に波形ログの対象としておく必要があります。シミュレーション・スクリプトを**リスト**6のように書き換えて再度実行します。

log コマンドは,信号をwave ウィンドウに登録せずに波 形口グの対象とするコマンドです.-rオプションでは,最 上位階層から下位階層までのすべての信号をログに保存す る指定です.



#### 図5 内部信号の表示

波形ログの階層を選択し,Objectウィンドウから任意の信号をドラッグ&ドロップする.

# (特集 1

# 無償ツールでLSIの設計と検証を体験

本験

ModelSimのメニューから「View」「Debug Windows」

「Wave」を選択すると、信号が登録されていないwave ウィンドウが表示されます。すべての信号は波形ログに登録されているので、階層を選択しObjects ウィンドウから任意の信号をドラッグ&ドロップすることで、波形を表示できます(図5).

ただし,すべての信号を波形口グに保存する方法は便利ですが,登録する信号が多ければ多いほどシミュレーションの実行速度に影響します.そこで通常は,デバッグを行っている階層以下を波形口グに保存するほうがよいでしょう.

## 3)信号の状態を分かりやすく表示する

ステート・マシンのstate信号を波形で見ると,信号値で表示されるため,どのような状態かを判断しにくくなります.そこで,各ステートの値に対して意味のある名前を割り当てて表示させてみます.こうすることで,状態を瞬

時に把握しやすくなります.

ModelSimでは, virtual type というコマンドで信号値と文字列の対応を定義できます. **リスト**7のコマンドを ModelSimのTranscript ウィンドウのコマンド・ラインから入力するか, 一連のコマンドをファイルにしておいて, do コマンドで実行します.

#### VSIM > do virtual do

これで図6のようにステートの状態を wave ウィンドウで表示できます. ステートがオペレーション・コードの値によって状態遷移しているのが確認できます.

virtual function コマンドは,信号の値を比較する際にも用いることができます.datの値が32'h0000ccの時に1となる信号は,**リスト**8のように作成します.waveウィンドウには,**図**7のように新しいdat\_ccの信号と波形が表示されます.

#### リスト7 信号値と文字列の対応を定義するスクリプト(virtual.do)

```
virtual type { ¥
                                     {0b00000100000 WT BLK 2} ¥
                                                                         {default BAD STATE}} myStateType
 {0b00000000001 IDLE} ¥
                                     (0b00001000000 WT BLK 3) ¥
                                                                       virtual function
 Ob00000000010 CTRL) ¥
                                     0b00010000000 WT BLK 4 } ¥
                                                                          { (myStateType) /test_sm/sm_seq0/sm_0/state} myState
 (0b00000000100 WT_WD_1) ¥
                                     (0b00100000000 WT_BLK_5) ¥
                                                                        add wave /test_sm/sm_seq0/sm_0/myState
 (0b00000001000 WT_WD_2) ¥
                                     0b01000000000 RD_WD_1} ¥
 {0b00000010000 WT_BLK_1} ¥
                                     {0b10000000000 RD_WD_2} ¥
```





図6 ステートを分かりやすく表示

ステートが文字列で表示されていることが分かる.



#### 図7 信号の値を比較して表示

Datの値が32'h000000ccのときに1になっていることが分かる.

#### リスト8 信号の値を比較するスクリプト

virtual function { /test\_sm/dat = = 32'h0000cc } dat\_cc add wave /test\_sm/dat\_cc

wave ウィンドウが選択された状態で「File」「Save」選択すると、波形表示のフォーマットを保存できます.シミュレーションを終了すると、デフォルトで vsim.wlf という波形ログが保存されます.再度シミュレーションを行わずに波形だけを表示するには、ModelSimを View モードで起動し、-do オプションで保存された波形フォーマットのファイルを指定すると、wave ウィンドウに信号が登録された状態で ModelSim が起動します注1.

vsim -view vsim.wlf -do wave.do

#### ● まとめ

本稿により、テストベンチの基本的な記述方法とバッチ

注1: ModelSim の OEM バージョン(AE や XE )は製品版の ModelSim/ Questa で作成した wlf を表示できない、OEM バージョンは自身で作 成した wlf ファイルのみ表示可能、 ファイルを作成したシミュレーションの実行を理解いただけたと思います.波形の表示や解析はデバッグの最も基本的な作業となるので,効果的なコマンドなどを使用して,効率良く検証/デバッグを行ってください.

みやじま・たけし メンター・グラフィックス・ジャパン(株)

#### <筆者プロフィール> —

宮島 健・検証,合成のほか,最近では高位合成のサポートをしている中年エンジニア.小学生の娘とスキーに行くのが趣味.最近忙しくて,あまり行けないのが悩み.